東北大とアイシン、STT-MRAM搭載16nm AI SoCを開発　OS起動を約39倍高速化

何が発表されたか

• 東北大学 CIES（遠藤哲郎教授ら）とアイシンが、不揮発メモリ STT-MRAM を内蔵した AI チップを開発したと11月2日に発表した。MONOist が11月4日に報じた。
• TSMC の16nm FinFET プロセスで製造し、32MB の STT-MRAM、AIアクセラレータ、Arm Cortex-A53 を2コア、Arm Mali-G31 GPU を搭載する。STT-MRAM を搭載した16nm AI SoC は世界初としている。
• ニアメモリコンピューティング（NMC）構成のため、外付けの DRAM や SSD を必要としない。OS の起動データと AI モデルの重みを内蔵メモリに保持する。
• 性能: 電源投入からカーネル起動までが約2535ms→65.7ms（約38.6倍）。AI処理はチップ単体で594.6ms→58.5ms（約10分の1）、システム全体では約25倍。Tiny YOLOv3 の推論で1フレーム約50.7mJ、従来比で約50分の1。
• 8ビット／16ビット混在の乗算設計により、重みデータを17.7MB→9.36MB（53%削減）に圧縮。mAP は0.325→0.316 とわずかな低下に留めた。
• 成果は台湾・新竹で開催された IEEE A-SSCC 2026（11月1〜4日）で発表予定とされている。

実務への影響

エッジ側で「起動が速く、電力が小さい」推論が成り立つようになると、Webの設計前提も変わる。常時接続とクラウド推論を置いた構成から、デバイス側で一次推論を済ませてサーバには結果だけ送る構成に寄り、API設計はリクエスト頻度の多さより「まとまったイベントの受け口」寄りになる。

IoT連携やダッシュボードを作る案件では、デバイス側のモデル更新（重みの配信とバージョン管理）をどう扱うかが要件に入ってくる。配信サイズが半減するという話は、OTA更新の帯域とストレージの見積りに直接関わる部分だ。

車載・産業機器のクライアントを持つ制作会社にとっては、2027年以降の案件の前提知識として押さえておきたい。今すぐ作るものが変わるわけではないが、「推論はクラウドで」という前提で書いた要件定義が数年で古くなる可能性は見ておく。

補足

公式発表は未確認。東北大学・アイシンのプレスリリース原文は未取得で、MONOist の報道に基づく。性能数値はいずれも発表側の測定値である。